Выбор и обоснование принципиальной схемы модуля сжатия речевых сигналов

В качестве устройства обработки речевого сигнала используется микропроцессор ADSP 2181, т.к. его применение позволит решить все задачи по обработке речевого сигнала, т.е. его сжатие, синтез, выработка сигналов управления ОЗУ.

ADSP 2181 представляет собой однокристальный микрокомпьютер, оптимизированный для цифровой обработки сигналов, а также других высокоскоростных вычислительных операций. Подробное описание сигнального процессора в /8,9/

. Процессор ADSP 2181 - один из самых мощных в этой серии, имеет 80Кбайт быстродействующего ОЗУ на кристалле, таймер, а также несколько последовательных и параллельных портов. Процессор состоит из двух частей: процессорного блока и блока периферийных устройств.

Процессорный блок - единый для всей серии ADSP 21XX - содержит 3 вычислительных устройства: АЛУ, умножитель-сумматор и устройство сдвига; устройство управления и 2 генератора адреса /10/. Каждое из вычислительных устройств имеет свой набор входных регистров и один или два аккумулятора для результатов. Взаимодействие всех процессорных устройств между собой осуществляется с помощью 5-ти шин. Названия шин, разрядность и обозначения приведены в табл.4.1.

Таблица 4.1

Название шины

Обозначение

Разрядность, бит

шина данных памяти программ

PMD

24

шина адреса памяти программ

PMA

14

шина данных памяти данных

DMD

16

шина адреса памяти данных

DMA

14

шина результатов

R

16

Периферийные устройства - два банка быстродействующей памяти по 16К слов каждый, 2 синхронных последовательных порта (SPORT0 и SPORT1), таймер, порты прямого доступа к памяти (IDMA и BDMA), контроллер прерываний, логика управления внешней шиной. Внутренние шины процессора коммутируются в одну 14-ти разрядную внешнюю шину адреса и одну 24-х разрядную шину данных. Тип памяти, к которой обращается процессор по внешней шине, определяется сигналами выбора памяти, типы памяти приведены в табл.4.2.

Таблица 4.2

PMS

память программ

DMS

память данных

BMS

байтовая память (обращения контроллера BDMA)

IOMS

область ввода/вывода

Внешн. шина адреса

Внешн. шина данных

Таймер

Контроллер прерываний

IDMA

Контроллер

PMA

DMA

PMD

DMD

Флаги

Power

Down

Контроллер

BDMA

Контроллер

Внешн. шина адреса

Внешн. шина данных

Таймер

Контроллер прерываний

IDMA

Контроллер

PMA

DMA

PMD

DMD

Флаги

Power Down Контроллер

BDMA

Контроллер

Архитектура процессора ADSP2181 имеет высокую степень параллелеризма, отвечающую требованиям цифровой обработки сигналов. За один командный цикл процессор может выполнить следующие действия:

1) cгенерировать адрес новой команды;

2) осуществить выборку и дешифрацию следующей команды;

3) выполнить одно или два обращения к памяти;

4) обновить один или два указателя адреса данных;

5) выполнить вычисления;

Перейти на страницу: 1 2 3 4 5 6

Другие публикации

Блок контроля дискретных сигналов MDI8
Сенсорные панели оператора SIMATIC TP170A/TP170B предназначены для построения профессиональных систем человеко-машинного интерфейса в системах управления на основе пр ...

Зеркальная антенна РЛС
Зеркальные антенны являются наиболее широко распространенным типом антенн в дециметровом и особенно в сантиметровом диапазонах волн. Такое широкое применение зеркальн ...

Меню

Copyright @2020, TECHsectors.ru.